

第一章	6410 开发板概要介绍.....	3
1.1	6410 开发板整体介绍.....	3
1.2	6410 开发板可选的硬件组件.....	4
1.3	E6CORE核心板功能介绍	5
1.4	核心板引脚定义及封装说明	7
1.4.1	核心板引脚定义.....	7
1.4.2	核心板封装说明.....	12
第二章	6410 开发板硬件使用说明.....	14
2.1	需要明确的几点	14
2.2	开发板接口定义及使用	14
2.2.1	调试串口引脚定义及使用	14
2.2.2	USB转串口线与开发板连接.....	15
2.2.3	RJ45 接口定义及连接	15
2.2.4	模拟视频接口引脚定义用使用.....	16
2.2.5	USB接口定义.....	18
2.2.6	LCD接口定义.....	19
2.2.7	Camera接口定义.....	21
2.2.8	外扩接口引脚定义.....	21
2.2.9	SD卡接口定义及连接.....	22
2.2.10	音频接口概述及定义.....	23
2.3	BOOT启动配置开关说明	24
2.3.1	硬件连接图.....	24
2.3.2	WinCE Boot启动配置.....	25
2.3.3	Linux Boot 启动配置.....	25
2.3.4	Android boot启动配置.....	26
2.4	板载按键定义及引脚连接	27
2.5	LED灯连接	28
2.6	RESET复位	28
2.7	系统内存分配图	29
2.8	WIFI模块接口定义	29
2.9	GPRS/GSM模块接口定义	32
2.10	GPS模块接口定义	34
2.11	开发板串口分配.....	35
第三章	硬件设计分析	36
3.1	S3C6410 处理器性能简介.....	36
3.2	CPU不使用管脚的处理方法	38
3.3	CPU电源引脚的供电范围	40
3.4	内存设计分析	40
3.5	NAND FLASH和NOR FLASH的区别	43
3.6	NAND FLASH MLC和SLC的区别	46
3.7	NAND FLASH电路设计分析	47
3.8	电源管理单元的实现	49
3.9	6410 时钟信号的产生.....	52
3.10	网络芯片DM9000 设计分析.....	53

3.11	音频设计分析	55
3.12	WIFI电路设计	57
3.13	GPS模块电路设计	58
3.14	GPRS/GSM硬件设计分析	59
3.15	摄像头电路设计	61
第四章	核心板PCB分析	64
4.1	核心板PCB常规线宽线距	64
4.2	过孔大小及盲埋孔分布	64
4.3	DDR布线要求及规范	65
4.4	USB差分走线规则	66
4.5	核心板迭层结构	67
4.6	核心板阻抗控制	67
4.6	PCB图走线层显示	68
第五章	工具软件及驱动的安装使用说明	75
5.1	DNW0.6C的使用说明	75
5.2	USB驱动的安装	78
5.3	DNW0.6C中USB下载的使用	82

第一章 6410 开发板概要介绍

1.1 6410 开发板整体介绍

Real6410 开发板是华天正科技推出的高性能、高集成、广扩展的一体化开发板。Real6410 由底板和核心板两部分组成。其中核心板命名为 E6Core，E6Core 是一款成熟应用于实际产品的核心板。6410 开发板可以用如下图 1 来表示。




图 1

6410 开发板具有以下特点：

- 1、采用高度集成和成熟运行于商业平台的 **RealARM** 华天正科技所研发 E6CORE
- 2、24 位 RGB 接口，并在接口上引出 IIC 、SPI 、TOUCH 总线。
- 3、CVBS、TV 输出接口（经放大单元放大后输出）
- 4、USB Host 1.1 接口
- 5、USB OTG 2.0 接口
- 6、RJ45 100M 网络接口，外置 1:1.414 的变压器
- 7、RS232 接口
- 8、外扩 SPI、 IIC、 ADC（四路）、外部中断（3 路）、两路 TTL Uart 接口，以

上除 ADC 外均可做为 IO 口使用。

9、SD 卡接口

10、10 路手机按键设计

11、两路 LED 指示


12、复位按键


13、1.5W 喇叭接口

14、MIC 输入电路

15、耳机接口（PJ-327）


16、Boot 配制开关

17、板载  公司的 GPRS SIM300 模块

18、板载 GPS 模块、天线接口,支持  Sirf 公司的 GPS 模块

19、SDIO WIFI 接口（采用 miniPCI 接口座）

6410 开发板图片如图 2 所示




1.2 6410 开发板可选的硬件组件


6410 可选配的外部硬件模块包括如下

- 1、4.3" LCD （带 Touch）
- 2、5.0" LCD （带 Touch）
- 3、7 " LCD （带 Touch）

- 3、OV9650 30W 摄像头
- 4、OV3640 带有数字可变焦的摄像头

其中 4.3“LCD 选用  东华影像的 WXCAT43-TG3#001_V1.2 带 Touch 的 LCD，其分辨率为 480*272，支持 24 位的 RGB。

5.0 “LCD 采用  Hannstar（汉彩）的 HSD050IDW1-A20，分辨率为 800*480，支持 24 位 RGB，Touch 采用  深圳北泰显示所对应的 5” Touch,型号为 AG-1639A-CLB7-FDA。

7 “LCD 采用  Innolux Display(群创)公司的 AT070TN83 V.1，分辨为 800*480，支持 18 位 RGB，Touch 采用深圳北泰显示所对的 7 “Touch 型号为 AG-1740A-GRB1-FD

OV3640 模块内置  公司的 OV3640 芯片，OV9650 内置 OV9650 芯片，模块制造商为  香港信利有限公司，即 TRULY 公司。分别为 300W 像素和 30W 像素，前者带有自动变焦 AFC 单元，后者无此单元。

1.3 E6CORE 核心板功能介绍

E6CORE 核心板有在 6cm*6 cm 的面积上集成了  Samsang 公司的 S3C6410 芯片、两片 16 位的 128M Byte mobile DDR、1G Byte 的 MLC 型 NandFlash K9G8G08、电源管理单元、100M  公司的以态网芯片 DM9000AEP、具有双路输入和输出的  Wolfson 公司的 WM9713、 Sandisk 的 iNand Flash、核心板 170 脚 2.0mm 的邮票孔引出。 可以用如下方框图 3 来表示

图 3




图 4

核心板实物如图 4 所示，功能如下：

- 1、667MHz S3C6410X
- 2、256M byte mobile DDR
- 3、1G Byte NandFlash
- 4、单独电源输入管理单元
- 5、支持 Phone 连接模式的音频输入输出管理单元
- 6、iNAND Flash 支持
- 7、170Pin 邮票孔引出

特别声明：

- 1、iNAND 在 E6CORE 为核心的开发板上不焊接，如果需要自行焊接，驱动程序暂没有调试，如若使用请根据三星 moviNAND 支持的方法自行调

试。

- 2、在不通知客户的情况下，mobile DDR 根据实际情况可更改为现代半导体兼容型号。标称 256M Byte 不改变，速度与温度范围不改变。

1.4 核心板引脚定义及封装说明

1.4.1 核心板引脚定义

引脚	定义	说明	备注	第三功能
1	KP_COL3	矩阵键盘列扫描3		IO
2	KP_COL4	矩阵键盘列扫描4		IO
3	KP_COL5	矩阵键盘列扫描5		IO
4	KP_COL6	矩阵键盘列扫描6		IO
5	KP_COL7	矩阵键盘列扫描7		IO
6	EINT20	外部中断20		IO
7	EINT21	外部中断21		IO
8	PWR_ON_OFF	电源使能端，高电平使能		
9	GND	电源GND		
10	CLK_32K	32.768KHz波形输出		
11	SD0_CD	SDIO通道0的片选端，低有效	核心板上拉10K电阻	IO或EINT12
12	SD0_D0	SDIO通道0数据线0	核心板上拉10K电阻	IO
13	SD0_D1	SDIO通道0数据线1	核心板上拉10K电阻	IO
14	SD0_D2	SDIO通道0数据线2	核心板上拉10K电阻	IO
15	SD0_D3	SDIO通道0数据线3	核心板上拉10K电阻	IO
16	SD0_CLK	SDIO通道0时钟信号	核心板上拉10K电阻	IO
17	SD0_CMD	SDIO通道0命令信号	核心板上拉10K电阻	IO
18	XVD0	LCD信号数据线0	B0	IO
19	XVD1	LCD信号数据线1	B1	IO
20	XVD2	LCD信号数据线2	B2	IO
21	XVD3	LCD信号数据线3	B3	IO
22	XVD4	LCD信号数据线4	B4	IO
23	XVD5	LCD信号数据线5	B5	IO
24	XVD6	LCD信号数据线6	B6	IO
25	XVD7	LCD信号数据线7	B7	IO
26	XVD8	LCD信号数据线8	G0	IO
27	XVD9	LCD信号数据线9	G1	IO

27	XVD9	LCD信号数据线9	G1	I0
28	XVD10	LCD信号数据线10	G2	I0
29	XVD11	LCD信号数据线11	G3	I0
30	XVD12	LCD信号数据线12	G4	I0
31	XVD13	LCD信号数据线13	G5	I0
32	XVD14	LCD信号数据线14	R6	I0
33	XVD15	LCD信号数据线15	R7	I0
34	XVD16	LCD信号数据线16	R0	I0
35	XVD17	LCD信号数据线17	R1	I0
36	XVD18	LCD信号数据线18	R2	I0
37	XVD19	LCD信号数据线19	R3	I0
38	XVD20	LCD信号数据线20	R4	I0
39	XVD21	LCD信号数据线21	R5	I0
40	XVD22	LCD信号数据线22	R6	I0
41	XVD23	LCD信号数据线23	R7	I0
42	XHSYNC	LCD行扫描信号		I0
43	XVSYNC	LCD场扫描信号		I0
44	XVDEN	LCD DE信号		I0
45	XVCLK	LCD时钟信号		I0
46	CTS1	串口1TTL电平 CTS		I0
47	RXD1	串口1TTL电平 RXD		I0
48	RTS1	串口1TTL电平 RTS		I0
49	TXD1	串口1TTL电平 TXD		I0
50	GND	电源GND		I0
51	EINT0	外部中断0		I0
52	EINT1	外部中断1		I0
53	EINT2	外部中断2		I0
54	EINT5	外部中断5		I0
55	EINT6	外部中断6	只能高电平触发中断	I0
56	EINT9	外部中断9		I0
57	EINT10	外部中断10		I0
58	EINT11	外部中断11		I0
59	EINT13	外部中断13	启动时用于NAND选择	I0
60	EINT14	外部中断14	启动时用于NAND选择	I0
61	EINT15	外部中断15	启动时用于NAND选择	I0
62	EINT16	外部中断16		I0
63	EINT17	外部中断17		I0
64	EINT18	外部中断18		I0

65	MIC1	单路MIC输入		
66	HOST_D-	USB HOST D-引脚		
67	HOST_D+	USB HOST D+引脚		
68	PWM1	PWM输出1		IO
69	PWM0	PWM输出0		IO
70	BBP	MIC差分输入+	接GSM音频输出	
71	BBN	MIC差分输入-	接GSM音频输出	
72	SPKL	音频输出左声道		
73	SPKR	音频输出右声道		
74	MIC_MTN	音频输出-	接GSM音频输入	
75	MIC_MTP	音频输出+	接GSM音频输入	
76	MICP	MIC输入+		
77	MICN	MIC输入-		
78	HP_DET	耳机插入探测(低有效)	耳机插入检测引脚	
79	LOUT	耳机左声道		
80	ROUT	耳机右声道		
81	AC97_W	音频芯片TOUCH功能	五线TOUCH公共引脚	
82	AC97_Y-	音频芯片TOUCH Y-		
83	AC97_Y+	音频芯片TOUCH Y+		
84	AC97_X-	音频芯片TOUCH X-		
85	AC97_X+	音频芯片TOUCH X+		
86	OM1	启动配置引脚	参看Boot配置章节	
87	OM2	启动配置引脚	参看Boot配置章节	
88	OM3	启动配置引脚	参看Boot配置章节	
89	OM4	启动配置引脚	参看Boot配置章节	
90	XciYDATA0	摄像头接口数据线0		IO
91	XciYDATA1	摄像头接口数据线1		IO
92	XciYDATA2	摄像头接口数据线2		IO
93	XciYDATA3	摄像头接口数据线3		IO
94	XciYDATA4	摄像头接口数据线4		IO
95	XciYDATA5	摄像头接口数据线5		IO
96	XciYDATA6	摄像头接口数据线6		IO
97	XciYDATA7	摄像头接口数据线7		IO
98	XciCLK	摄像头时钟信号		IO
99	XciHREF	水平同步时钟信号		IO
100	XciPCLK	像素时钟信号		IO
101	XciRSTN	复位摄像头模块信号		IO
102	XciVSYNC	场同步时钟信号		IO

103	RXD0	串口0收信号		IO
104	TXD0	串口0发信号		IO
105	CTS0	串口0 CTS信号		IO
106	RTS0	串口0 RTS信号		IO
107	RXD2	串口2 收信号		IO
108	TXD2	串口2 发信号		IO
109	RXD3	串口3 收信号		IO
110	TXD3	串口3 发信号		IO
111	XirSDBW	红外控制信号		IO
112	GND	电源GND		
113	NET_SPEED	网络速度指示灯输出	低有效	
114	NET_LINK	网络连接指示灯输出	低有效	
115	AVDD25	2.5V电压输出	仅供网卡变压器使用	
116	NET_TX-	网络差分TX-		
117	NET_TX+	网络差分TX+		
118	NET_RX-	网络差分RX-		
119	NET_RX+	网络差分RX+		
120	SPI0_MISO	SPI通道0主收从发		IO或EINT
121	SPI0_CLK	SPI通道0时钟信号		IO或EINT
122	SPI0_MOSI	SPI通道0主发从收		IO或EINT
123	SPI0_CS	SPI通道0片选信号		IO或EINT
124	SPI1_MISO	SPI通道1主收从发	复用 SD2_CMD	IO或EINT
125	SPI1_CLK	SPI通道1时钟信号	复用 SD2_CLK	IO或EINT
126	SPI1_MOSI	SPI通道1主发从收		IO或EINT
127	SPI1_CS	SPI通道1片选信号		IO或EINT
128	SD1_CD	SD通道1片选（低有效）		IO
129	SD1_CLK	SD通道1时钟信号		IO
130	SD1_CMD	SD通道1命令信号		IO
131	SD1_D0	SD通道1数据信号0		IO
132	SD1_D1	SD通道1数据信号1		IO
133	SD1_D2	SD通道1数据信号2		IO
134	SD1_D3	SD通道1数据信号3		IO
135	SD1_D4	SD通道1数据信号4	复用SD2_D0	IO
136	SD1_D5	SD通道1数据信号5	复用SD2_D1	IO
137	SD1_D6	SD通道1数据信号6	复用SD2_D2	IO
138	SD1_D7	SD通道1数据信号7	复用SD2_D3	IO
139	AIN0	ADC通道0	ADC均为10位精度	
140	AIN1	ADC通道1		

141	AIN2	ADC通道2		
142	AIN3	ADC通道3		
143	TS_YM	Touch Y-		
144	TS_YP	Touch Y+		
145	TS_XM	Touch X-		
146	TS_XP	Touch X+		
147	IIC0_SCL	IIC总线时钟信号	需外置拉高10K	
148	IIC0_SDA	IIC总线数据信号	需外置拉高10K	
149	DAC0	TV模拟输出信号0	接TV输出	
150	DAC1	TV模拟输出信号1	接TV输出	
151	GND	电源GND		
152	OTG_D-	OTG 数据线-		
153	OTG_D+	OTG 数据线+		
154	OTG_ID	OTG ID信号		
155	OTGDRV_VBUS	OTG 电源输出使能信号		
156	DVBUS	OTG 电源输入检测信号		
157	nRESET	复位信号（低电平有效）		
158	VDD_RTC	RTC备份电池输入	1.8-3.0V	
159	VDD_MAX	系统主电源输入	3.7-6.5V	
160	KP_ROW0	矩阵键盘行扫描0		IO
161	KP_ROW1	矩阵键盘行扫描1		IO
162	KP_ROW2	矩阵键盘行扫描2		IO
163	KP_ROW3	矩阵键盘行扫描3		IO
164	KP_ROW4	矩阵键盘行扫描4		IO
165	KP_ROW5	矩阵键盘行扫描5		IO
166	KP_ROW6	矩阵键盘行扫描6		IO
167	KP_ROW7	矩阵键盘行扫描7		IO
168	KP_COL0	矩阵键盘列扫描0		IO
169	KP_COL1	矩阵键盘列扫描1		IO
170	KP_COL2	矩阵键盘列扫描2		IO

1.4.2 核心板封装说明




图 5

厚度	2.85mm
长	60mm
宽	60mm
PIN 间距	1.27mm

推荐封装如下所示

- 1、要求在核心板后加盖一层丝印，以防止核心板与过孔短路如图 6 所示
- 2、要求如图 7 所示，在底板的机械层上开框




图 6




图 7

第二章 6410 开发板硬件使用说明

2.1 需要明确的几点

- Real6410 开发板采用是 5V/2A 电源供电，确认开箱后的电源为 5V/2A 或 3A 的电源
- Real6410 开发板所引出的串口和 PC 机的串口引脚定义一致，所以提供的串口线为交叉线，如果使用 USB 转串口线，请使用我们提供的交叉线连接开发板，然后再与 USB 转串口线相连，最后接入电脑。
- 提供的网线可以直接连接 HUB 或 PC 机，开发板自适应
- 检查所带模块是否齐全

2.2 开发板接口定义及使用

2.2.1 调试串口引脚定义及使用

核心的 TXD0 和 RXD0 接 CPU 的 TXD0 和 RXD0，即使用了 6410 的 Uart0 经 RS232 后与 PC 相连，开发板采用公座的 DB9 接口，串口引脚定义如图 8



图 8

1、GND 2、RXD 3、TXD 4、NC 5、NC 6、NC 7、NC 8、NC 9、NC

与 PC 相连接如图 9 所示




图 9

2.2.2 USB 转串口线与开发板连接

一般笔记本不再有串口，这时需要使用 USB 转串口来与开发板相连，市面上大多 USB 转串口转出来的是标准的 RS232 DB9 接口，就如同图 9 所示 PC 机的接口，这时仍然需要使用提供的交叉线与开发板相连接，然后再连上转出的串口上。



图 10 相当于 PC 机的标准串口，仍需交叉线连接开发板

2.2.3 RJ45 接口定义及连接

开发板使用标准 RJ45 接口，如图所示 图 11 其引脚定义如下




图 11

基本定义

Pin	Name	Description
1	TX+	Tranceive Data+ (发信号+)
2	TX-	Tranceive Data- (发信号-)
3	RX+	Receive Data+ (收信号+)
4	n/c	Not connected (空脚)
5	n/c	Not connected (空脚)
6	RX-	Receive Data- (收信号-)
7	n/c	Not connected (空脚)
8	n/c	Not connected (空脚)

扩展定义

9	LED	连接指示灯
10	LED 电源	连接指示灯电源
11	LED	速度指示灯
12	LED 电源	速度指示灯供电
13	GND	
14	GND	

由于开发板所使用的变压器为 HS9016, HS9016 具有**自动翻转**功能, 即可以自动识别收发信号并自动去适应, 这使得我们可以使用交叉网线或者直通网线连接路由、HUB 或 PC。

绿灯常亮, 黄灯闪烁 为正常通信状态

2.2.4 模拟视频接口引脚定义用使用

开发板提供两种模拟视频输出接口，即 RCA 接口和 S 端子接口，图示如下



RCA



S 端子





图 12

RCA 接口，即 CVBS 接口，其传输的复合视频信号，通常颜色为黄色，可直接接至电视机的黄色 RCA 接口。其封装如图 13 所示



引脚定义

- 1、视频信号
- 2、GND

由于 CVBS 接口传输，把视频信号的亮度和色度信号采用频谱音置的方式复合在一起，会导致亮、色的串扰，从而影响图像的清晰度，而 S 端子分离和亮度信号 Y 和色度信号 C，两者的分开传输使得亮度信号不受色度信号的干扰，

所以 S 端子输出的图像比较明快清晰
引脚定义




图 14

2.2.5 USB 接口定义

开发板提供两种 USB 接口，OTG 和 USB HOST 接口



图 15 OTG 接口

Pin	Name	Color	Description
1	VCC	Red	+5 V
2	D-	White	Data -
3	D+	Green	Data +
4	ID	none	permits distinction of Micro-A- and Micro-B-Plug Type A: connected to Ground Type B: not connected
5	GND	Black	Signal Ground

图 16 OTG 引脚定义



USB PIN Definition			
Pin	Name	Cable color	Description
1	VCC	Red	+5V
2	D-	White	Data -
3	D+	Green	Data +
4	GND	Black	Ground

图 17 USB HOST 接口定义

OTG 封装如下




图 18 OTG 封装

A 型 USB 封装

2.2.6 LCD 接口定义

1	VDD33_1	VDD33_2	2
3	VD0	VD1	4
5	nRESET	LCD_PWREN	6
7	VD3	VD4	8
9	VD5	VD6	10
11	VD7	VD8	12
13	VD9	VD10	14
15	VD11	VD12	16
17	VD13	VD14	18
19	VD15	VD16	20
21	VD17	VD19	22
23	VD20	VD21	24
25	VD22	VD23	26
27	VD2	VD18	28
29	VM	VLINE	30
31	VFRAME	VCLK	32
33	GND4	GND5	34
35	TSXM	TSXP	36
37	TSYP	TSYM	38
39	IIC_SCL	IIC_SDA	40
41	SPI_CLK	SPI_MOSI	42
43	nSS_SPI	SPI_MISO	44
45	GND2	GND3	46
47	PWM	GND1	48
49	VDD50_1	VDD50_2	50

图 19

引脚	定义	备注
1	VDD33	3.3V电源提供
2	VDD33	3.3V电源提供
3	VD0	B0
4	VD1	B1
5	nRESET	复位引脚(低有效)
6	LCD_PWREn	背光使能(高有效)
7	VD3	B3
8	VD4	B4
9	VD5	B5
10	VD6	B6
11	VD7	B7
12	VD8	G0
13	VD9	G1
14	VD10	G2
15	VD11	G3
16	VD12	G4
17	VD13	G5
18	VD14	G6
19	VD15	G7
20	VD16	R0
21	VD17	R1
22	VD19	R3
23	VD20	R4
24	VD21	R5
25	VD22	R6
26	VD23	R7
27	VD2	B2
28	VD18	R2
29	VM	LCD DE信号
30	VLINE	LCD 行扫描信号
31	VFRAME	LCD 列扫描信号
32	VCLK	LCD 时钟信号
33	GND4	电源GND
34	GND5	电源GND
35	TSXM	Touch X-
36	TSXP	Touch X+
37	TSYP	Touch Y+
38	TSYM	Touch Y-
39	IIC_SCL	IIC总线时钟信号
40	IIC_SDA	IIC总线数据信号
41	SPI_CLK	SPI总线时钟信号
42	SPI_MOSI	SPI总线主发收
43	nSS_SPI	SPI总线片选信号
44	SPI_MISO	SPI总线主收从出
45	GND2	电源GND
46	GND3	电源GND
47	PWM	PWM调制信号
48	GND1	电源GND
49	VDD50_1	电源5V
50	VDD50_2	电源5V

2.2.7 Camera 接口定义

引脚	定义	说明
1	IIC_SCL	IIC总线时钟信号
2	IIC_SDA	IIC总线数据信号
3	NC	不连接，悬空
4	CAM_RST	CAM模块复位信号
5	CAM_PCLK	CAM像素时钟信号
6	CAM_HREF	CAM行扫描信号
7	CAM_VSYNC	CAM列扫描信号
8	CAM_CLK	CAM时钟信号
9	CAM_D7	CAM数据线7
10	CAM_D6	CAM数据线6
11	CAM_D5	CAM数据线5
12	CAM_D4	CAM数据线4
13	CAM_D3	CAM数据线3
14	CAM_D2	CAM数据线2
15	CAM_D1	CAM数据线1
16	CAM_D0	CAM数据线0
17	VDDMAX	电源5V提供
18	VDD33	电源3.3V提供
19	GND	电源GND
20	GND	电源GND

2.2.8 外扩接口引脚定义

引脚	定义	说明	备注
1	VDD33	3.3V电源提供	输出
2	GND	电源GND	
3	TXD3	CPU串口3发送	TTL电平
4	RXD3	CPU串口3接收	TTL电平
5	TXD2	CPU串口2发送	TTL电平
6	RXD2	CPU串口2接收	TTL电平
7	SPI1_SS	SPI通道1片选	
8	SPI1_CLK	SPI通道1时钟信号	
9	SPI1_MOSI	SPI通道1主发从收	
10	SPI1_MISO	SPI通道1主收从发	
11	AIN0	ADC通道0	
12	AIN1	ADC通道1	
13	AIN2	ADC通道2	
14	AIN3	ADC通道3	
15	EXT_IO0	一般的IO口	接在GPC0 可以用做外部中断
16	EINT18	外部中断输入	可以做为IO使用
17	EXT_IO1	一般的IO口	接在GPC1 可以用做外部中断
18	GND	电源GND	
19	VDDMAX	电源5V输入	
20	GND	电源GND	

2.2.9 SD 卡接口定义及连接




图 20




图 21

- 1、数据线 3
- 2、CMD 信号
- 3、GND
- 4、3.3V 电源输入
- 5、时钟信号
- 6、GND

- 7、数据线 0
- 8、数据线 1
- 9、数据线 2
- 10、 插入探测引脚，低有效
- 11、 保护引脚 WP，低有效
- 12、 GND
- 13、 GND

2.2.10 音频接口概述及定义

开发板提供了三种音频接口： 1.5W 音频输出、耳机输出、驻极体 MIC

- 1、1.5W 音频输出，可以直接接喇叭，采用两脚的排针引出
- 2、耳机输出采用 PJ327A 接口，可接高度 2.5mm 的耳机，其封装定义如图 22 所示
- 3、MIC 采用驻极体 MIC，详见板载




图 22

引脚定义： 1、左声道输出 2、GND 3、插入探测 4、右声道 5、NC

2.3 BOOT 启动配置开关说明

2.3.1 硬件连接图




图 23

EINT13 EINT14 EINT15 分别对应 GPN13、GPN14、GPN15 引脚
板载物理图:



图 24

引脚号	1	2	3	4	5	6	7	8
定义	EINT15	EINT14	EINT13	OM1	OM2	OM3	OM4	功放使能
ON状态电平	GND	GND	GND	GND	GND	GND	GND	GND
OFF状态电平	高电平	高电平	高电平	高电平	高电平	高电平	高电平	高电平

图 25

2.3.2 WinCE Boot 启动配置

XSELNAND	OM[4:0]	GPN[15:13]	Boot Device	Function	Clock Source
1	0000X	XXX	RESERVED	RESERVED	XXTipll if OM[0] is 0. XEXTCLK if OM[0] is 1.
1	0001X			RESERVED	
1	0010X			RESERVED	
1	0011X			RESERVED	
X	0100X		SROM(8bit)	-	
X	0101X		SROM(16bit)	-	
0	0110X		OneNAND ¹⁾	Don't use NAND Device	
X	0111X		MODEM	Don't use Xm0CSn2 for SROMC	
X	1111X	000	IROM ²⁾	SD/MMC(CH0)	
0		001		OneNAND	
1		010		NAND(512Byte, 3-Cycle)	
1		011		NAND(512Byte, 4-Cycle)	
1		100		NAND(2048Byte, 4-Cycle)	
1		101		NAND(2048Byte, 5-Cycle)	
1		110		NAND(4096Byte, 5-Cycle)	
X		111		SD/MMC(CH1)	

图 26

由于 WinCE 使用的是内部 IROM 启动方式，采用 1GB 的 NAND，SD 卡接在 SD 卡通 1 上，所以启动方式如下配置

引脚	1	2	3	4	5	6	7	8
SD卡启动	OFF	OFF	OFF	OFF	OFF	OFF	OFF	无关
NAND启动	OFF	ON	OFF	OFF	OFF	OFF	OFF	

图 27

2.3.3 Linux Boot 启动配置

Linux 采用非 IRAOM 的方式启动，采用 1GB 的 NAND，SD 卡接在通道 1 上，三星 6410 手册没有公布非 IRAM 启动方式的定义，经查 6400 手册得知图 26 的 RESERVED 定义如下：

EINT13 EINT14 EINT15 分别对应 GPN13、GPN14、GPN15 引脚

XSELNAND	OM[4:0]	GPN[15:13]	Boot Device	Function	Clock Source
1	0000X		NAND FLASH	512页大小，3时钟周期	XXTlpll if OM[0] is 0. XEXTCLK if OM[0] is 1.
1	0001X			512页大小，4时钟周期	
1	0010X			2048页大小，4时钟周期	
1	0011X			2048页大小，5时钟周期	
X	0100X	XXX	SROM(8bit)	-	
X	0101X		SROM(16bit)	-	
0	0110X		OneNAND ¹⁾	Don't use NAND Device	
X	0111X		MODEM	Don't use Xm0CSn2 for SROMC	
X	1111X	000	IROM ²⁾	SD/MMC(CH0)	
0		001		OneNAND	
1		010		NAND(512Byte, 3-Cycle)	
1		011		NAND(512Byte, 4-Cycle)	
1		100		NAND(2048Byte, 4-Cycle)	
1		101		NAND(2048Byte, 5-Cycle)	
1		110		NAND(4096Byte, 5-Cycle)	
X		111		SD/MMC(CH1)	

图 28

启动配置选择如下所示

启动方式	J1	J2	J3	J4	J5	J6	J7	J8
NAND	OFF	OFF	OFF	OFF	OFF	ON	ON	OFF
SD	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF

图 29

2.3.4 Android boot 启动配置

同 2.2.3 Linux boot 启动配置

2.4 板载按键定义及引脚连接





图 29
方向键定义与连接如下图所示

键标号	K5	K6	K8	K11	K9
定义	上	下	左	右	确定
连接中断	EINT21	EINT9	EINT10	EINT17	EINT11

图 30

布局与定义




上
左 确定 右
下
MENU
HOME ESC
CALL ENDCALL

功能键定义与连接

键标号	K1	K2	K10	K3	K4
定义	MENU	HOME	ESC	呼出	挂号
连接中断	EINT0	EINT1	EINT16	EINT2	EINT5


2.5 LED 灯连接



LED	LED3	LED4
IO口	GPL13	GPN6
第三功能	EINT21	EINT6

当控制 LED 灯的引脚低电平时，LED 亮，高电平时灭

2.6 RESET 复位




当红色标记按键（K7）按下时系统复位(低电平复位)

2.7 系统内存分配图

Address		Size (MB)	Description
0x0000_0000	0x07FF_FFFF	128	启动镜像区
0x0800_0000	0x0BFF_FFFF	64	内部 ROM
0x0C00_0000	0x0FFF_FFFF	64	Stepping Stone(8KB)
0x1000_0000	0x17FF_FFFF	128	
0x1800_0000	0x1FFF_FFFF	128	DM9000AEP
0x2000_0000	0x27F_FFFF	128	1GBYTE NAND FLASH
0x2800_0000	0x2FFF_FFFF	128	
0x3000_0000	0x37FF_FFFF	128	
0x3800_0000	0x3FFF_FFFF	128	
0x4000_0000	0x47FF_FFFF	128	
0x4800_0000	0x4FFF_FFFF	128	
0x5000_0000	0x5FFF_FFFF	256	256M BYTE Mobile DDR
0x6000_0000	0x6FFF_FFFF	256	

2.8 WIFI 模块接口定义


WIFI 模块采用  AzureWave Technologies, Inc. GM320 模块，它采用 SDIO 接口和 CPU 进行连接。其内部功能如下



引脚定义如下:

Pin No	Definition	Basic Description	Type	
1	SD_CLK/ SPI_CLK	SDIO 4-bit Mode: Clock Input SDIO 1-bit Mode: Clock Input SDIO SPI Mode: Clock Input G-SPI Mode: G-SPI Clock Input	I/O	
2	3.3V	3.3V Power supply	I	
3	SD_CMD/ SPI_SDI	SDIO 4-bit Mode: Command/Response SDIO 1-bit Mode: Command Line SDIO SPI Mode: Data Input G-SPI Mode: G-SPI Data Input	I/O	
4	GND			
5	SD_DAT[0]/ SPI_SCSn	SDIO 4-bit Mode: Data line bit[0] SDIO 1-bit Mode: Data line SDIO SPI Mode: Data output G-SPI Mode: G-SPI Chip Select Input(active low)	I	
6	RESETn	RESETn: Internal pull-up Reset(active low at least 10ns) (1)When the customer uses the RESETn mode, the SDIO/SPI interface must reboot.	I	
7	SD_DAT[1]/ SPI_SDOn	SDIO 4-bit Mode: Data line bit[1] SDIO 1-bit Mode: Interrupt SDIO SPI Mode: Reserved G-SPI Mode: G-SPI Data Output(active low)	I/O	
8	SLEEP_CLK	Clock input for external sleep clock Note: SLEEP_CLK is used by the WLAN MAC. The input clock frequency is typically 32kHz/32.768kHz/3.2kHz. The Bluetooth radio chip supply is 3.2kH. The WLAN requires 32kHz.	I	
9	SD_DAT[2]/ SPI_SINTn	SDIO 4-bit Mode: Data line bit[2]or Read Wait(optional) SDIO 1-bit Mode: Read Wait(optional) SDIO SPI Mode: Reserved G-SPI Mode: Active G-SPI Interrupt Output(active low)	I/O	
10	PDn	PDn: Internal pull-up Full Power Down(active low as long as system need) 0=full power down mode 1=normal mode Connect to power down pin of host	I	
11	SDIO Card Detect	Tie to ground.		
12	WIFI Wake Up Host	Host Wake up WIFI, reserved for future use, left test point or NC.	I/O	
13	SD_DAT[3]	SDIO 4-bit Mode: Data line bit[3] SDIO 1-bit Mode: Reserved SDIO SPI Mode: Card Select(active low)	I/O	
14	3.3V	3.3V Power supply	I	
15	LED	Transmit power or receive ready LED.		
16	3.3V	3.3V Power supply	I	
17	GND			
18	GND			
19	Host Wake UP WIFI	WLAN MAC wake-up in /Interrupt in Software uses this pin or though SDIO as a method of getting the device out of deep sleep, note (1)	I/O	
20	NC			


Pin No	Definition	Basic Description	Type	
21	Host interface select(1)	Host Interface select: SDIO: floating (default in pad) SPI: Tie 100k to ground	O	
22	NC			
23	GND			
24	NC			
25	NC			
26	NC			
27	NC			
28	NC			
29	GND			
30	3.3V	3.3V Power supply	I	
31~33	NC			
34	GND			
35	ECSN	SDIO: Tie to GND GSPi: Floating	O	
36~39	NC			
40	GND			
41	NC			
42	Host interface select(2)	Host Interface select: SDIO: floating (default in pad) SPI: Tie 100k to ground	O	
43~47	NC			
48,50,52	Test pins	Please left test points	I/O	
49,51	NC			



模块外形尺寸如下:

2.9 GPRS/GSM 模块接口定义

GSM 的引脚定义如图所示，更多的描述更参阅 SIM300 硬件手册




Power Supply			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
VBAT		Eight BAT pins of the board-to-board connector are dedicated to connect the supply voltage. The power supply of SIM300 has to be a single voltage source of VBAT= 3.4V...4.5V. It must be able to provide sufficient current in a transmit burst which typically rises to 2A. mostly, these 8 pins are voltage input	Vmax= 4.5V Vmin=3.4V Vnorm=4.0V
VRTC	I/O	Current input for RTC when the battery is not supplied for the system. Current output for backup battery when the main battery is present and the backup battery in low voltage state.	Vmax=2.0V Vmin=1.2V Vnorm=1.8V Inorm= 20uA
VDD_EXT	O	Supply 3.0V voltage for external circuit. By measure this pin, user can judge the system is on or off. When the voltage is low, the system is off. Otherwise, the system is on.	Vmax=3.15V Vmin=2.85V Vnorm=3.0V Imax=60mA
GND		Digital ground	


Power on or power off			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
PWRKEY	I	Voltage input for power on key. PWRKEY get a low level Voltage for user to power on or power off the system. The user should keep pressing the key for a moment when power on or power off the system. Because the system need margin time assert the software.	$V_{ILmax}=0.3*VBAT$ $V_{IHmin}=0.7*VBAT$ $V_{Imax}=VBAT$
Audio interfaces			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
MIC1P MIC1N	I	Positive and negative voice-band input	Audio DC Characteristics refer to chapter 3.9.4
MIC2P MIC2N	I	Auxiliary positive and negative voice-band input	
SPK1P SPK1N	O	Positive and negative voice-band output	
SPK2P SPK2N	O	Auxiliary positive and negative voice-band output	
Buzzer	O	Buzzer Output	
AGND		Analog ground	
GERNERAL PURPOSE input/output			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
KBC0~KBC4	O	The GPO can be configured by AT command for outputting high or low level voltage. All of the GPOs are initial low without any setting from AT command.	$V_{ILmin}=0V$
KBR0~KBR4	I		$V_{ILmax}=0.3 * VDD_EXT$
SPI_DATA	I/O		$V_{IHmin}=0.7*VDD_EXT$
SPI_CLK	O		$V_{IHmax}= VDD_EXT+0.3$
SPI_CS	O		$V_{OLmin}=GND$
SPI_D/C	O		$V_{OLmax}=0.2V$
SPI_RST	O		$V_{OHmin}= VDD_EXT-0.2$
Network LED	O		$V_{OHmax}= VDD_EXT$
GPIO8	I/O	Normal Input/Output Port	
Serial l interface			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
DTR	I	Data Terminal Ready	$V_{ILmin}=0V$
RXD	I	Receive Data	$V_{ILmax}=0.3*VDD_EXT$
TXD	O	Transmit Data	$V_{IHmin}=0.7*VDD_EXT$
RTS	I	Request to Send	$V_{IHmax}= VDD_EXT+0.3$
CTS	O	Clear to Send	$V_{OLmin}=GND$

RI	O	Ring Indicator	VOLmax=0.2V VOHmin= VDD_EXT-0.2 VOHmax= VDD_EXT
DCD	O	Data Carrier detection	
Serial 2 interface			
DBGTX	O	Serial interface for debugging and communication	
DBGRX	I		
SIM interface			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
SIM_VDD	O	Voltage Supply for SIM card	The voltage can be select by software either 1.8v or 2.8V
SIM_I/O	I/O	SIM Data Output	VILmin=0V
SIM_CLK	O	SIM Clock	VILmax=0.3*SIM_VDD
SIM_PRESENCE	I	SIM Card Detection	VIHmin=0.7*SIM_VDD
SIM_RST	O	SIM Reset	VIHmax= SIM_VDD+0.3 VOLmin=GND VOLmax=0.2V VOHmin= SIM_VDD-0.2 VOHmax= SIM_VDD
AUXADC			
PIN NAME	I/O	DESCRIPTION	DC CHARACTERISTICS
ADC0	I	General purpose analog to digital converter.	Input voltage value scope 0V to 2.4V

2.10 GPS 模块接口定义

注： GPS 模块有可能采用相兼容型号，但引脚及定义和性能参数是一致的



EB818 Pin assignment description		
Pin 1	RXB	Serial Data input port B for user's application (not currently used).
2	TXB	Serial Data output port B for user's application (not currently used).
3	PPS	1PPS Time mark output
4	TXA	Serial Data output port A
5	RXA	Serial Data input port A
6	NC	
7	GPIO0	General purpose I/O
8	GPIO1	General purpose I/O
9	RF_PWR	RF_PWR ON/OFF
10	ON_OFF	Edge triggered soft on/off request. Should only be used to wake up chip.(must be Low)
11	V_RTC	Battery backup input. 2.8V to 3.3V ,10uA typical.
12	VCC	3V +/- 0.15V power input (System Power)
13	GPIO13	General purpose I/O
14	GPIO14	General purpose I/O
15	GPIO15	LED indicate for GPS status
Tracking Mode :  Fixed Mode : HI		
16	BOOT_SET	Reserved for re-programming flash(pull high)
17	VCC_RF	RF POWER 2.85V
18	GND	Power GND
19	RF_IN	Antenna input
20	GND	Power GND
21	GND	Power GND
22	GND	Power GND

2.11 开发板串口分配

物理串口号	UART0	UART1	UART2	UART3
连接目标	DB9调试串口	GPRS (SIM300)	GPS	外扩接口
电平状态	RS232	TTL	TTL	TTL
用 途	调试输出	GPRS连接	GPS串口连接	用户定义
复用连接	NC	NC	外扩接口	外扩接口

第三章 硬件设计分析

3.1 S3C6410 处理器性能简介


S3C6410 是 SAMSUNG 公司基于 ARM1176 的 16/32 位的高性能低功耗的 RSIC 通用微处理器，适用于手持、移动等终端设备。

S3C6410 是一款低功率、高性价比、高性能的用于移动电话和通用处理 RSIC 处理器。为 2.5G 和 3G 通信服务提供了优化的硬件性能，采用 64/32bit 的内部总线架构，融合了 AXI、AHB、APB 总线。还有很多强大的硬件加速器，包括运动视频处理、音频处理、2D 加速、显示处理和缩放。一个集成的 **MFC(Multi-Format video Codec)**支持 **MPEG4/H.263/H.264** 编解码和 **VC1** 的 **解码**，这个硬件编解码器支持实时的视频会议以及 NTSC 和 PAL 制式的 TV 输出。此外还**内置一个采用最先进技术的 3D 加速器，支持 OpenGL ES1.1/2.0 和 D3DM API 能实现 4M triangles/s 的 3D 加速。**

S3C6410 包括优化的外部存储器接口，该接口能满足在高端通信服务中的数据带宽要求。接口分为两路，DRAM 和 Flash/ROM/DRAM 端口。DRAM 端口可以通过配置来支持 Mobile DDR、DDR、Mobile SDRAM、SDRAM。Flash/ROM/DRAM 端口支持 NOR-Flash，NAND-Flash，OneNAND，CF，ROM 等类型的外部存储器和任意的 Mobile DDR、DDR、Mobile SDRAM、SDRAM 存储器。

为了降低整个系统的成本和提升总体功能，S3C6410 包括很多硬件功能外设：**Camera** 接口，TFT 24bit 真彩色 LCD 控制器，系统管理单元（电源时钟等）4 通道的 UART，32 通道的 DMA，4 通道定时器，通用 I/O 口，I2S 总线，I2C 总线，USB Host，**高速 USB OTG**，SD Host 和高速 MMC 卡接口以及内部的 PLL 时钟发生器。

其内部功能框图如下所示



3.2 CPU 不使用管脚的处理方法

表 1 不用时仍需连接的管脚

所属模块	管脚名	用途	不用时连接方法
USB Host	XuhDN	USB HOST 的 Data 负极 需要下拉 15k Ω 电阻	下拉 15K 的电阻到 GND
USB Host	XuhDP	USB HOST 的 Data 正极 需要下拉 15K Ω 电阻	下拉 15K 的电阻到 GND
USB OTG	XusbXTI	如用晶体 需要连接至晶体的 XI 信号端, 如用晶振接 GND. 用晶体时, 需要在 XusbXTI and XusbXTO 两个管脚中间串联 1M Ω 的电阻。	连接到 GND。 如果为其他 IPs (USB HOST, IrDA, SPI, HSMMC) 提供 48MHz 时钟 时照左列的连接。
USB OTG	XusbXTO	连接到晶体或晶振的 XO 信号端, 用晶体时, 需要在 XusbXTI and XusbXTO 两个管脚中间串联 1M Ω 的电阻。	连接到 GND。 如果为其他 IPs (USB HOST, IrDA, SPI, HSMMC) 提供 48MHz 时钟 时照左列的连接。
USB OTG	XusbREXT	下拉 44.2 Ω (+/- 1%) 电阻到 GND	悬空。 如果为其他 IPs (USB HOST, IrDA, SPI, HSMMC) 提供 48MHz 时钟 时照左列的连接。
DAC	XdacVREF	连接 100nF 电容到 GND	连接 100nF 电容到 GND
DAC	XdacIREF	连接 6.49K Ω 电阻 GND	连接 6.49K Ω 电阻 GND
DAC	XdacCOMP	连接 100nF 电容到 VDDDAC	连接 100nF 电容到 VDDDAC
ADC	Xadc_AIN[7:4]	Connect to Analog signal	悬空
		Touch Panel Interface	如果用作 AIN[7], 连接 AIN [7] to VDDA_ADC 或者 ADCTSC 寄存器一定 to 0xd3。
PLL	XplIEFILTER	连接 1.8nF 电容到 GND	连接 1.8nF 电容到 GND
RESET	XnRESET	连接到复位电路或者复位按键	连接到复位电路或者复位按键
CLOCK	XrtcXTO	连接到晶体。 连接 13~22pF 电容到 GND。 在 XrtcTI 和 XrtcTO 管脚之间连接 5M Ω 电阻。	悬空
CLOCK	XrtcXTI	连接到晶体。 在 XrtcTI 和 XrtcTO 管脚之间连接 5M Ω 电阻。	上拉至 VDD_RTC
CLOCK	X27mXTI	连接到晶体。 在 X27mXTI 和 X27mXTO 两管脚之间接 1M Ω 电阻。	上拉至 VDD_SYS
CLOCK	X27mXTO	连接到晶体。 在 X27mXTI 和 X27mXTO 两管脚之间接 1M Ω 电阻。	悬空

CLOCK ₁	XXTO ₁	连接到晶体。 连接 13~22pF 电容到 GND。 在 XXTOI 和 XXT 管脚之间连接 5M Ω 电阻。	悬空。
CLOCK ₁	XXTI ₁	连接到晶体。 连接 13~22pF 电容到 GND。 在 XrtcTI 和 XrtcTO 管脚之间连接 5M Ω 电阻。	上接到 VDD_SYS。
CLOCK ₁	XEXTCLK ₁	连接外部时钟源 (晶振)。	下接到 GND。
JTAG ₁	XJTRSTn ₁	连接到 JTAG Reset 管脚。 上接 10K Ω 到 VDD_SYS。 连接 470 Ω 电阻到 nRESET。	10K Ω 下接到 GND。
JTAG ₁	XJTMS ₁	连接到 JTAG TMS 管脚。 上接 10K Ω 到 VDD_SYS。	上接到 VDD_SYS。
JTAG ₁	XJTCK ₁	连接到 JTAG TCK 管脚。 上接 10K Ω 到 VDD_SYS。	10K Ω 下接到 GND。
JTAG ₁	XJRTCK ₁	连接到 JTAG Return Clock 管脚。	悬空。
JTAG ₁	XJTDI ₁	连接到 JTAG Data OUT 管脚。 10K Ω pull-up resistor to VDD_SYS。	上接到 VDD_SYS。
JTAG ₁	XJTDO ₁	连接到 JTAG Data IN 管脚。	悬空。
JTAG ₁	XJDBGSEL ₁	在 Core debugging 时 10K Ω 下接到 GND。	10K Ω 下接到 GND。
		在 SJF 时, 上接 10K Ω 到 VDD_SYS。	
MISC ₁	XOM[4:0] ₁	连接到 VDD_SYS 或 GND。	连接到 VDD_SYS 或 GND。
MISC ₁	XPWRRGTON ₁	连接到 Regulator Enable Pin。 (VDD_ARM, VDD_INT, VDD_xPLL)。	连接到 Regulator Enable Pin。 (VDD_ARM, VDD_INT, VDD_xPLL)。
MISC ₁	XSELNAND ₁	选 NAND 时, 接到 VDD_SYS。 选 OneNAND 时, 接到 GND。	连接到 VDD_SYS 或者 GND。
MISC ₁	XnBATF ₁	连接到电池状态管脚。	连接到高电平 VDD_SYS。
MISC ₁	XeffVDD ₁	下接 10K Ω 到 GND。	下接 10K Ω 到 GND。
MISC ₁	WR_TEST ₁	上接到 VDD_SYS。	上接到 VDD_SYS。

3.3 CPU 电源引脚的供电范围

⊕ 要注意各个管脚的对应于不同电源域，以便与外设连接。

电源域	电压值	包括管脚
VDDRTC	1.8V~3.0V	XrtcXTI, XrtcXTO
VDDMEM0	1.8V~3.3V	Xm0ADDR[19:0], Xm0DATA[15:0], Xm0CSn[5:0], Xm0OEn, Xm0VVen, Xm0ADV, Xm0SMCLK, Xm0WAITn, Xm0RDY0/ALE, Xm0RDY1/CLE, Xm0INTsm0/FVEn, Xm0INTsm1/FREn, Xm0RPN/RnB, Xm0INTATA, Xm0Cdata, Xm0BEn[1:0], GPQ[6:2]
VDDSS	1.8V~3.3V	Xm0INTata, Xm0RESETata, Xm0INPACKata, Xm0REGata, Xm0VEata, Xm0OEata, Xm0CData
VDDMEM1	1.8V~2.5V	Xm1ADDR[15:0], Xm1DATA[31:0], Xm1CSn[1:0], Xm1CKE[1:0], Xm1SCLK, Xm1SCLKn, Xm1RASn, Xm1CASn, Xm1WEn, Xm1DQM[3:0], Xm1DQS[3:0]
VDDEXT	1.8V~3.3V	XuRXD[3:0], XuTXD[3:0], XuCTS[1:0], XuRTSn[1:0], XirSDBW, Xi2cSCL, Xi2cSDA, XspiMISO[0], XspiCLK[0], XspiMOS[0], XspiCS[0], SciCLK, XciHREF, XciPCLK, XciRSTn, XciVSYNC, XciDATA[7:0], XpwmECLK, XpwmTOUT[1:0]
VDDMMC	1.8V~3.3V	XspiMISO[1], XspiCLK[1], XspiMOS[1], XspiCS[1], XmmcCLK[1:0], XmmcCMD[1:0], XmmcDATA0[3:0], XmmcCDNO, XmmcDATA1[7:0]
VDDPCM	1.8V~3.3V	XpcmDCLK[1:0], XpcmEXTCLK[1:0], XpcmFSYNC[1:0], XpcmSIN[1:0], XpcmSOUT[1:0]
VDD_LCD	1.8V~3.3V	XvVD[23:0], XvHSYNC, XcVSYNC, XvVDEN, XvVCLK
VDDHI	1.8V~3.3V	XhiDATA[17:0], XhiADDR[12:0], XhiCSn, XhiCSn_main, XhiCSn_sub, XhiVVen, XhiOEn, XhiRQn
VDDSYS	1.8V~3.3V	XEINT[15:0], XnRESET, WR_TEST, XsRSTOUTn, XjTRSTn, XjTMS, XjTCK, XjRTCK, XjTDI, XjTDO, XjDBGSEL, XOM[4:0], XSELNAND, XPWRRGTON, XnBATF, X27mXTI, X27mXTO, XXTI, XXTO, XEXTCLK
VDDADC	3.3V	Xadc_AIN[7:0]
VDDDAC	3.3V	XdacOUT_0, XdacOUT_1, XdacIREF, XdacVREF, XdacCOMP
VDDUH	3.3V	XuhDN, XuhDP
VDDOTG	3.3V	XusbDP, XusbDM, XusbXTI, XusbXTO, XusbREXT, XusbVBUS, XusbID, XusbDRVVBUS



3.4 内存设计分析

开发板采用 256M Byte mobile DDR，由两片 16 位的 mobile DDR 组成 32 位宽的 256M Byte。

6410 支持 Mobile DDR、SDRAM、DDR1。考虑到速度和功耗的原因，由于 Mobile DDR（mDDR）有如下特点，故选用其做为开发板的设计。


- 1) 低功耗，是常规 DDR1 的一代
- 2) 低电压，1.8V
- 3) 支持 SLEEP 功能
- 4) BGA 封装，有效降低 PCB 面积

5) 一般不需要串端电阻和上拉电阻，设计方便
原理图如下所示：



韩国现代半导体的H5MS1G162MFP和三星的K4X1G163PC-FGC6是完全兼容的单片 16 位的 128M Byte 的 mDDR。它由 4 个 Bank 组成，每个 Bank 对应 16Mbit*16(即 32M Byte)。

16Mbit x 4banks x 16 I/O Mobile DDR SDRAM



如上红框所示为所需的引脚，而 6410 提供的引脚能满足以上要求，

Table 5-1. Memory Port 1 Pin Description

Signal	Type	Description
Xm1SCLK	Output	Memory clock
Xm1SCLKn	Output	Memory clock (negative)
Xm1CKE[1:0]	Output	Clock enable per chip
Xm1CSN[1:0]	Output	Chip select per chip (active low)
Xm1RAS	Output	Row address strobe (active low)
Xm1CAS	Output	Column address strobe (active low)
Xm1WEN	Output	Write enable (active low)
Xm1ADDR[13:0]	Output	Address bus
Xm1ADDR[15:14]	Output	Bank select
Xm1DATA[31:0]	Inout	Data bus
Xm1DQM[3:0]	Output	Data bus mask bits
Xm1DQS[3:0]	Inout	Data strobe inout, DDR and mDDR only

S3C6410 有两个总线接口, 其中 Xm1 接口支持 mDDR, 其中 Xm1SCLK 和 Xm1SCLKn 组成差分时钟信号, 用以连接内存的时钟端 CLK 和 /CLK 端。在布线时要注意 CLK 信号是很容易受到干扰的, 一定要走成差分对, 并且要求不要穿越不同的 GND 和电源平面。6410 的 Xm1 接口提供两路片选信号以供连接内存, 在设计, 我们虽然采用的是两片内存, 但是由于数据线的低 16 位接在 U9 上, 而高 16 位接在 U11 上, 这样一个字(4 个字节)的存储方式为低 16 位存在 U9 上, 高 16 位存在 U11 上。很明显, 两片内存的片选应当是一样的, 接在 Xm1CS0 上, 对应的时钟使能信号为 Xm1CLKE0。在 6410 体系结构中 Xm1CS0 的物理地址为 0x50000000

Table 2-2. Device Specific Address Space

Address		Size(MB)	Description	Note
0x0000_0000	0x07FF_FFFF	128MB	Booting Device Region by XOM Setting	Mirrored Region
0x0800_0000	0x0BFF_FFFF	64MB	Internal ROM	
0x0C00_0000	0x0FFF_FFFF	64MB	Stepping Stone (Boot Loader)	
0x1000_0000	0x17FF_FFFF	128MB	SROMC Bank0	
0x1800_0000	0x1FFF_FFFF	128MB	SROMC Bank 1	
0x2000_0000	0x27FF_FFFF	128MB	SROMC Bank 2	
0x2800_0000	0x2FFF_FFFF	128MB	SROMC Bank 3	
0x3000_0000	0x37FF_FFFF	128MB	SROMC Bank 4	
0x3800_0000	0x3FFF_FFFF	128MB	SROMC Bank 5	
0x4000_0000	0x47FF_FFFF	128MB	Reserved	
0x4800_0000	0x4FFF_FFFF	128MB		
0x5000_0000	0x5FFF_FFFF	256MB	DRAM Controller of the Memory Port1	
0x6000_0000	0x6FFF_FFFF	256MB		

Xm1CAS 和 Xm1RAS 分别 mDDR 的列选择信号和行地址选择信号, 用以进行内存行和列地址的选择。Xm1WE 为内存的写信号。

Xm1DQM 和 Xm1DQS, 分别屏蔽和选择字节, 以满足于按字节或半字读。

3.5 NAND FLASH 和 NOR FLASH 的区别

NOR 和 NAND 是现在市场上两种主要的非易失闪存技术。Intel 于 1988 年首先开发出 NOR flash 技术, 彻底改变了原先由 EPROM 和 EEPROM 一统天下的局面。紧接着, 1989 年, 东芝公司发表了 NAND flash 结构, 强调降低每比特的成本, 更高的性能, 并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后, 仍然有相当多的硬件工程师分不清 NOR 和 NAND 闪存。

相“flash 存储器”经常可以与相“NOR 存储器”互换使用。许多业内人士也搞不清楚 NAND 闪存技术相对于 NOR 技术的优越之处, 因为大多数情况下闪存只是用来存储少量的代码, 这时 NOR 闪存更适合一些。而 NAND 则是高数据存储密度的理想解决方案。

NOR 的特点是芯片内执行(XIP, eXecute In Place), 这样应用程序可以直接在 flash 闪存内运行, 不必再把代码读到系统 RAM 中。

NOR 的传输效率很高, 在 1~4MB 的小容量时具有很高的成本效益, 但是很低的写入和擦除速度大大影响了它的性能。

NAND 结构能提供极高的单元密度, 可以达到高存储密度, 并且写入和擦除的速度也很快。应用 NAND 的困难在于 flash 的管理和需要特殊的系统接口。

性能比较

flash 闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何 flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND 器件执行擦除操作是十分简单的，而 NOR 则要求在进行擦除前先要将目标块内所有的位都写为 0。

由于擦除 NOR 器件时是以 64~128KB 的块进行的，执行一个写入/擦除操作的时间为 5s，与此相反，擦除 NAND 器件是以 8~32KB 的块进行的，执行相同的操作最多只需要 4ms。

执行擦除时块尺寸的不同进一步拉大了 NOR 和 NAND 之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时更多的擦除操作必须在基于 NOR 的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。

- NOR 的读速度比 NAND 稍快一些。
- NAND 的写入速度比 NOR 快很多。
- NAND 的 4ms 擦除速度远比 NOR 的 5s 快。
- 大多数写入操作需要先进行擦除操作。
- NAND 的擦除单元更小，相应的擦除电路更少。

接口差别

NOR flash 带有 SRAM 接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。

NAND 器件使用复杂的 I/O 口来串行地存取数据，各个产品或厂商的方法可能各不相同。8 个引脚用来传送控制、地址和数据信息。

NAND 读和写操作采用 512 字节的块，这一点有点像硬盘管理此类操作，很自然地，基于 NAND 的存储器就可以取代硬盘或其他块设备。

容量和成本

NAND flash 的单元尺寸几乎是 NOR 器件的一半，由于生产过程更为简单，NAND 结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。

NOR flash 占据了容量为 1~16MB 闪存市场的大部分，而 NAND flash 只是用在 8~128MB 的产品当中，这也说明 NOR 主要应用在代码存储介质中，NAND 适合于数据存储，NAND 在 CompactFlash、Secure Digital、PC Cards 和 MMC 存储卡市场上所占份额最大。

可靠性和耐用性

采用 flash 介质时一个需要重点考虑的问题是可靠性。对于需要扩展 MTBF 的系统来说, Flash 是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较 NOR 和 NAND 的可靠性。

寿命(耐用性)

在 NAND 闪存中每个块的最大擦写次数是一百万次, 而 NOR 的擦写次数是十万次。NAND 存储器除了具有 10 比 1 的块擦除周期优势, 典型的 NAND 块尺寸要比 NOR 器件小 8 倍, 每个 NAND 存储器块在给定的时间内的删除次数要少一些。

所有 flash 器件都受位交换现象的困扰。在某些情况下(很少见, NAND 发生的次数要比 NOR 多), 一个比特位会发生反转或被报告反转了。

一位的变化可能不很明显, 但是如果发生在一个关键文件上, 这个小小的故障可能导致系统停机。如果只是报告有问题, 多读几次就可能解决了。

当然, 如果这个位真的改变了, 就必须采用错误探测/错误更正(EDC/ECC)算法。位反转的问题更多见于 NAND 闪存, NAND 的供应商建议使用 NAND 闪存的时候, 同时使用 EDC/ECC 算法。

这个问题对于用 NAND 存储多媒体信息时倒不是致命的。当然, 如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时, 必须使用 EDC/ECC 系统以确保可靠性。

坏块处理

NAND 器件中的坏块是随机分布的。以前也曾有过消除坏块的努力, 但发现成品率太低, 代价太高, 根本不划算。

NAND 器件需要对介质进行初始化扫描以发现坏块, 并将坏块标记为不可用。在已制成的器件中, 如果通过可靠的方法不能进行这项处理, 将导致高故障率。

易于使用

可以非常直接地使用基于 NOR 的闪存, 可以像其他存储器那样连接, 并可以在上面直接运行代码。

由于需要 I/O 接口, NAND 要复杂得多。各种 NAND 器件的存取方法因厂家而异。

在使用 NAND 器件时, 必须先写入驱动程序, 才能继续执行其他操作。向 NAND 器件写入信息需要相当的技巧, 因为设计师绝不能向坏块写入, 这就意味着在 NAND 器件上自始至终都必须进行虚拟映射。

软件支持

当讨论软件支持的时候, 应该区别基本的读/写/擦操作和高一级的用于磁盘仿真和闪存管理算法的软件, 包括性能优化。

在 NOR 器件上运行代码不需要任何的软件支持, 在 NAND 器件上进行同样操作时, 通常需要驱动程序, 也就是内存技术驱动程序(MTD), NAND 和 NOR 器件在进行写入和擦除操作时都需要 MTD。

使用 NOR 器件时所需要的 MTD 要相对少一些,许多厂商都提供用于 NOR 器件的更高级软件,这其中包括 M-System 的 TrueFFS 驱动,该驱动被 Wind River System、Microsoft、QNX Software System、Symbian 和 Intel 等厂商所采用。

驱动还用于对 DiskOnChip 产品进行仿真和 NAND 闪存的管理,包括纠错、坏块处理和损耗平衡。

3.6 NAND FLASH MLC 和 SLC 的区别

Flash 产品可以分为三大架构,分别是单层式储存 (Single Level Cell; SLC),包括三星电子、Hynix、美光 (Micron) 以及东芝都是此技术使用者,第二种则是多层式储存 (Multi Level Cell; MLC),目前有东芝、Renesas 使用,最后则是英飞凌 (Infineon) 与 Saifun Semiconductors 合资利用 NROM 技术所共同开发的多位储存 (Multi Bit Cell; MBC)

SLC 技术与 EEPROM 相同,但在浮置闸极与源极之中的氧化薄膜更薄,其数据的写入是透过对浮置闸极的电荷加电压,然后可以透过源极即可将所储存的电荷消除,通过这样的方式,便可储存 1 个信息单元,在一次读写中 SLC 只有 0 或 1 两个状态,这种技术能提供快速的程序编程与读取,不过此技术受限于硅效率问题,必须要由较先进的流程强化技术才能向上提升 SLC 制程技术。

MLC 是英特尔 (Intel) 在 1997 年 9 月最先开发成功的,其作用是将两个单位的信息存入一个存储单元中,然后利用不同电位的电荷,透过内存储存的电压控制精准读写,使 Flash 的容量大幅提升,在一次读写中 MLC 有 00、01、10 或 11 四个状态,就意味着 MLC 存储时要更精确地控制每个存储单元的充电电压,它在读写时就需要更长的充电时间来保证数据的可靠性。[attach]145[/attach]


MLC 架构可以有比较好的储存密度,再加上可利用比较老的生产程备来提高产品的容量,无须额外投资生产设备,拥有成本与良率的优势。不过 MLC 架构有着让使用者很难容忍的缺点,首先是使用寿命较短,MLC 架构只能承受约 1 万次的存取,远低于 SLC 架构的 10 万次。其次就是存取速度,SLC 架构比 MLC 架构要快速三倍以上,加上 MLC 架构对于电力的消耗较多。

SLC 与 MLC 性能指标的比较

项目	SLC	MLC
电压	3.3/1.8V	3.3V
工艺	0.12 μm	0.16 μm
Page/Block	2KB/128KB	512B/32KB 或 2KB/256KB
寻道时间	25 μs	70 μs
Page 编程时间	250 μs	1.2ms
区域编程	支持	不支持
写入速率	大于 8MB/S	1.5MB/S
可擦写次数	10 万次	1 万次

3.7 NAND FLASH 电路设计分析

S3C6410 支持 MLC 和 SLC 型 NAND FLASH，连接电路如下图所示



以上电路图为兼容设计，既支持 MLC，又支持 SLC，在用 SLC，例如 K9F1G08、K9F2G08，此时，R22 R29 和 R18 不用焊接。

在使用 MLC 时根据 MLC FLASH 管脚的定义进行合理焊接，开发板标配使用 1G Byte 的 MLC 型 NAND FLASH，此时电阻可以全部焊接。


NAND FLASH 接在 6410 的 Xm0 总线上，数据线为 8 位，使用 Xm0DATA0-Xm0DATA7，由于 NAND 是非线型寻址，故不用连接地址线。MLC 型 FLASH 采用的是 3.3V 供电，接到 VDDIO。FALE 为 NAND FLASH 的地址使能端，当此信号为高时，表示送的是地址，此时 NAND FLASH 通过 N 次送址，这里的 N 次为 NAND FLASH 的总的空间大小的字节数/每次 1Byte。FCLE 表示送的是命令，例如 Erase 命令。FREN 和 FWEn 接 NAND 的读写信号。FRnB 是 NAND FLASH 忙判断。

如下图所示，我们知道 NAND 的物理起始地址为 0x20000000

Table 2-2. Device Specific Address Space

Address		Size(MB)	Description	Note
0x0000_0000	0x07FF_FFFF	128MB	Booting Device Region by XOM Setting	Mirrored Region
0x0800_0000	0x0BFF_FFFF	64MB	Internal ROM	
0x0C00_0000	0x0FFF_FFFF	64MB	Stepping Stone (Boot Loader)	
0x1000_0000	0x17FF_FFFF	128MB	SROMC Bank0	
0x1800_0000	0x1FFF_FFFF	128MB	SROMC Bank 1	
0x2000_0000	0x27FF_FFFF	128MB	SROMC Bank 2	
0x2800_0000	0x2FFF_FFFF	128MB	SROMC Bank 3	
0x3000_0000	0x37FF_FFFF	128MB	SROMC Bank 4	
0x3800_0000	0x3FFF_FFFF	128MB	SROMC Bank 5	
0x4000_0000	0x47FF_FFFF	128MB	Reserved	
0x4800_0000	0x4FFF_FFFF	128MB		
0x5000_0000	0x5FFF_FFFF	256MB	DRAM Controller of the Memory Pprt1	
0x6000_0000	0x6FFF_FFFF	256MB		

开发板使用的是 MLC 为 K9G8G08，其结构所下所示：



从上表可以看出 K9G8G08 每次的大小是 2K，我们不计算 C 区的 64 字节，每个 BLOCK 有 128 页，共计 128*2K=256K，整个 FLASH 包含 4096 个 BLOCK 共计 1G byte。地址分为 5 次发送，其中前两次发的页地址，后三次为页内字节地址，CPU 以页的方式来访问 FLASH。

NAND FLASH 的命令控制字如下表所示。

Table 1. Command Sets

Function	1st Cycle	2nd Cycle	Acceptable Command during Busy
Read	00h	30h	
Read ID	90h	-	
Reset	FFh	-	0
Page Program	80h	10h	
Two-Plane Page Program ⁽²⁾	80h---11h	81h---10h	
Block Erase	60h	D0h	
Two-Plane Block Erase	60h---60h	D0h	
Random Data Input ⁽¹⁾	85h	-	
Random Data Output ⁽¹⁾	05h	E0h	
Read Status	70h		0

3.8 电源管理单元的实现

根据 3.3 章节要求的电压，我们进行合并。


其中需要产生如下电压

- | | | |
|------------|------|-----|
| 1、VDDIO | 3.3V | 不受控 |
| 2、VDDARM | 1.2V | 受控 |
| 3、VDDINT | 1.2V | 受控 |
| 4、VDDPLL | 1.2V | 受控 |
| 5、VDDMEM1 | 1.8V | 不受控 |
| 6、VDDALIVE | 1.2V | 不受控 |
| 7、VDDOTG | 3.3V | 受控 |
| 8、VDDOTI | 1.2V | 受控 |
| 9、VDDADC | 3.3V | 不受控 |


我们将其中的 2 3 4 8 合为一路线路供电，可以在 SLEEP 时，关闭此路电源以降低电流。而 VDDIO、VDDALIVE、VDDALIVE 不能关闭，其它电源供电可以在 CPU 内关闭相应的寄存器来实现关闭。

为了提高电源的转换性能，我们采用 DCDC 来提供大电流的供电。而很小电流的采用 LDO 来转换。


电路原理图如下所示：




1.8V for mobile DDR




1.2V for PLL INT ARM and OTGI




3.3V FOR SYSTEM



1.2V for ALIVE



3.3V FOR ADC or DAC




DCDC 转换 IC 采用提 **MPS** MPS 公司的 MP2104DJ，它是一个降压型的 DCDC，这个 IC 具有以下特点

- 1、转换效率高达 95%
- 2、1.7MHZ 的开关频率
- 3、600mA 的电流输出
- 4、宽电压 2.5V-6V
- 5、输出电压可调节，低至 0.6V
- 6、热保护
- 7、短路保护

8、<0.1uA 的关断电流

9、小型 SOT23-5 封装，有效节约 PCB 面积

综上所述，它非常适合手持设备上应用。

LDO 采用是  toirex 公司的 XC6219 系列产品，此系列产品具有以下特点：

XC6219 系列是高精度,低噪音,采用 CMOS 生产工艺的 LDO 电压调整器芯片。具有低输出噪音,高纹波抑制,低输入输出压差和非常快速的开启时间。

XC6219 系列芯片内部包括一个参考电压源,一个误差运算放大器,驱动三极管,电流限制器和相位补偿电路。

XC6219 系列的电压限制器 foldback 电路可为电流限制器和输出引脚提供短路保护。

XC6219 系列的输出电压可通过激光微调设定,输出电压范围是从 0.9V 到 5.0V,间隔为 50mV。

XC6219 系列可以使用低 ESR 的陶瓷电容,以降低方案成本,并能改善输出的稳定性,并且具有良好的瞬态响应和宽频段的高纹波抑制,即使负载变化也能保证电路稳定的工作。

XC6219 系列具有 CE 功能,可使芯片停止工作,以降低功耗。

最大输出电流	150mA(VOUT<1.75V A~D Type) 240mA(VOUT \geq 1.8V A~D Type) 300mA(VOUT \geq 1.3V E~H Type)
输入输出电压差	200mV(IOUT=100mA)
工作电压范围	2.0V~6.0V
输出电压范围	0.9V~5.0V (50mV间隔)
高精度	$\pm 2\%$ (VOUT>1.5V) $\pm 30\text{mV}$ (VOUT \leq 1.5V) $\pm 1\%$ (VOUT \leq 1.5V)
低功耗	25 μA (TYP.)
待机电流	0.1 μA (TYP.)
高纹波抑制	65dB(10kHz)
工作温度范围	-40°C~+85°C
低 ESR 电容	可用陶瓷电容
封装	SOT-23


3.9 6410 时钟信号的产生

6410 需要四路时钟信号，分别如下

- 1、主时钟，12MHZ
- 2、Video 时钟信号 27HZ，用于显示模块，如 MFC LCD TV 模块提供时钟信号
- 3、USB 时钟，48MHZ，用于 USB SD 卡 SDIO 提供时钟信号
- 4、RTC 时钟，32.768KHZ，用于实时时钟模块提供时钟信号

其是 1 2 3 可以选择用有源晶振还是无源晶振，除主时钟外，2 和 3 都需要做 CPU 寄存器的配置才能产生相应的时钟，即选择无源还是有源的。而主时钟用的是有源的还是无源的，由 OM0 引脚来配置，当 OM0 拉高时，使用无源晶振，当置低时，使用有源晶振，当使用无源晶振时，XEXTCLK 引脚需要拉高。

综上所述要求，设计如下所示，由于成本考虑，采用无源晶振。




在设计中，我们需要参考 3.2 节表中所示，晶振需要注意的事项。在晶振的选型上，我们也要注意如下参数

1. 器件电气参数如下所示：

中心频点	12MHZ
振动模式	基频 FUNDAMENTAL
负载电容	8.5PF~20PF
频率稳定度	± 30PPM
工作温度	-20~+70°C
静态电容	3.0PF Max
绝缘电阻	>500M 欧
存储温度	-40~+85°C
老化率	± 5PPM/year Max
封装	3.2X2.5X0.7 mm ³

2. 器件封装信息如下图所示：




3.10 网络芯片 DM9000 设计分析

要实现小型嵌入式设备的 Internet 接入，TCP/IP 首先要解决的是底层硬件问题，即协议的物理层。Ethernet 具有成熟的技术、低廉的网络产品、丰富的开发工具和技术支持，当现场总线的发展遇到阻碍时，以太网控制技术以其明显的优势得到了迅猛的发展，并逐渐形成了现场总线的新标准——Ethernet。考虑到国内局域网大部分是以太网，随着交换式网络、宽带网络的发展，基于以太网的嵌入式设备 Internet 接入应用有着现实意义。


在现有嵌入式系统中，大多数选用的是 10Mb/s 的以太网卡，其传输速率慢，已不能再适应现在人们的要求。而其它 10/100Mb/s 网卡芯片或工艺复杂或成本较高，不适应工业制造。而 DM9000 是完全综合的、成本较低的单一快速以太网控制器芯片，具有通用的处理器接口。它被设计为低功耗、高处理性能，而其设计又非常简单，所以可以容易的完成不同系统的软件驱动开发。

DM9000——DAVICOM 公司的 10/100Mb/s 自适应以太网芯片。其特点是：支持 8 位、16 位、32 位数据总线宽度；寄存器操作简单有效，有成熟的 Linux 驱动程序支持；3.3V 接口电平；成本相当低廉；还可以使用 MII 接口和 PHY 芯片连接。

● 硬件整体连接



● 6410 与 DM9000 连接逻辑图



DM9000 的总线是 16 位的，接在 6410 的 Xm0 的总线上。

DM9000 默认 I/O 基地址为 300H。CMD 引脚用于设置 COMMAND 模式，CMD 为高时，选择数据端口。CMD 为低时，选地址端口。数据端口和地址端口的地址码由下式决定：

DM9000 地址端口=高位片选地址+300H+0H

DM9000 数据端口=高位片选地址+300H+4H

其中，高位片选地址由 S3C6410 的 Bank1 提供，即为：0x18000000

DM9000 CMD 引脚接至 6410 的 Xm0 的地址线 ADDR2 上，可以用来选择发送的是地址还是数据。

DM9000 的 IOR 和 IOW 接至 6410 的 Xm0 总线的读写引脚

DM9000 的复位引脚接至 6410 的复位输出，以保证 CPU 运行后再复位芯片。

DM9000 的 EECs 和 EECK 引脚可以选择 8 位还是 16 位总线和高电平触

发中断。

DM9000 的中断引脚接至 CPU 的 EINT7 引脚，高电平触发中断

Table 2-2. Device Specific Address Space

Address		Size(MB)	Description	Note
0x0000_0000	0x07FF_FFFF	128MB	Bootling Device Region by XOM Setting	Mirrored Region
0x0800_0000	0x0BFF_FFFF	64MB	Internal ROM	
0x0C00_0000	0x0FFF_FFFF	64MB	Stepping Stone (Boot Loader)	
0x1000_0000	0x17FF_FFFF	128MB	SR0MC Bank0	
0x1800_0000	0x1FFF_FFFF	128MB	SR0MC Bank 1	
0x2000_0000	0x27FF_FFFF	128MB	SR0MC Bank 2	
0x2800_0000	0x2FFF_FFFF	128MB	SR0MC Bank 3	
0x3000_0000	0x37FF_FFFF	128MB	SR0MC Bank 4	
0x3800_0000	0x3FFF_FFFF	128MB	SR0MC Bank 5	
0x4000_0000	0x47FF_FFFF	128MB	Reserved	
0x4800_0000	0x4FFF_FFFF	128MB		
0x5000_0000	0x5FFF_FFFF	256MB	DRAM Controller of the Memory Part1	
0x6000_0000	0x6FFF_FFFF	256MB		

3.11 音频设计分析

WM9713L 是一款高度集成的输入/输出器件，专为移动计算和通信而设计。该芯片采用了双编解码器运行的架构，通过 AC 连接接口支持高保真(Hi-Fi)立体声编解码器功能，同时还通过一个 PCM 型同步串行端口(SSP)额外支持声音编解码器功能。该芯片还提供了—个第三辅助数字模拟转换器，用于采用与主编解码器不同的采样率，支持产生监控音调(supervisory tones)或铃声等。

该器件能够直接连接到一个 4 线或 5 线触摸屏、单声道或立体声麦克风、立体声耳机以及立体声扬声器，从而降低了系统元器件总数。与耳机、扬声器以及听筒的无电容连接，可节省成本和印刷电路板面积。另外，还提供了多个模拟输入和输出引脚，与无线通讯设备模拟连接无缝集成在一起。

通过—个符合 AC-97 标准的单独的 AC-Link 接口，可以连接和控制所有的芯片功能。可以直接输入 24.576MHz 的主时钟，或者由板上的锁相环从—个 13MHz (或其他频率)时钟从内部产生，该锁相环支持从 2.048Mhz 到 78.6Mhz 的大范围输入时钟。

WM9713L 运行的电源电压范围为 1.8V—3.6V; 芯片上的任何部分都可以通过软件控制实现关断来降低功耗。该器件采用了小型的无引线 7×7mm 封装，是掌上和便携系统应用的理想方案

AC' 97 Rev 2.2 兼容立体声编解码器

数模转换器信噪比为 94dB，总谐波失真为-85dB


模数转换器信噪比为 87dB，总谐波失真为-86dB

可变的音频速率，支持所有 WinCE 采样率

音调控制、重低音增强和 3D 增强音效

片上 45mW 耳机驱动器

片上 400mW 单音或立体声扬声器驱动器
 立体声、单音或差分麦克风输入
 自动电平控制 (ALC)
 麦克插孔和麦克按键检测
 辅助单声道数模转换器 (铃声或直流电压生成)
 连接无线芯片组的无缝界面
 电阻式触摸屏接口
 支持 4 线和 5 线面板
 12 位分辨率、INL ± 2 LSBs (<0.5 像素)
 X、Y 和触摸压力(Z)测量
 在睡眠省电模式下笔触的探测
 支持语音编解码器的附加 PCM/I2S 接口
 锁相环生成音频时钟
 支持输入时钟范围: 2.048MHz ~78.6MHz
 1.8-3.6V 电源电压 (数字电源电压低至 1.62V, 扬声器高至 4.2V)
 7x7mm 48 接脚 QFN 封装




功能框图

WM9713 采用 AC97 总线与 6410 相连接。我们设计上提供了以下的功能

- 1、 LOUT 和 ROUT 组成耳机输出
- 2、 SPKL 和 SPKR 组成喇叭输出, 不过由于内置的功放较小, 需外接功放。
- 3、 MICP 和 MICN 组成麦克差分输入, 可以直接接 MIC
- 4、 MIC1 单独 MIC 输入。
- 5、 MIC_MTP 和 MIC_MTN 是 WM713 的差分输出, 可以直接接至 GSM 的音频输入
- 6、 BBP 和 BBN 是 WM713 的差分输入, 可以直接至 GSM 的音频输出

7、 TOUCH 功能，核心板引出 5 线和 4 线接口的 TOUCH

其原理图设计如下所示



WM9713 采用有源 24.576MHz 做为时钟源，其内部有 PLL 电路和分频电路，可以分频至各个模块使用。

WM9713 的供电范围比较宽，1.8~3.6V，使用 VDDIO 供电即可，其内部可以 SLEEP 不用的模块，以达到省电的目的。我们也可以通过 AC97 总线去配制内部寄存器。

WM9713 有多个混音器，为了能使 CPU 和 GSM 部分共用一个 MIC 和喇叭或耳机，我们可以合理的配合混音器，使路径能够按要求所进行，减少了外部模拟开关的使用。

3.12 WIFI 电路设计

原理图如下：

GPS 模块连接在 CPU 的串口 UART2 上, GPS 的 ON_OFF 引脚是模块的电源使能引脚, 高电平打开供电, 低电平反之。模块的天线设计部分加多了电阻电容, 以便天线灵敏的调节。

3.14 GPRS/GSM 硬件设计分析

SIM300 是小体积即插即用模组中完善的三频/四频* GSM/GPRS 解决方案使用工业标准界面, 使得具备 GSM/GPRS 900/1800/1900MHz 功能的 SIM300C 以小尺寸和低功耗实现语音、SMS、数据和传真信息的高速传输。

SIM300 的优良性能让它应用于许多方面, 例如 WLL、M2M、手持设备等等。

三频/四频 GSM/GPRS 模块, 外形尺寸 40x33x2.85mm

支持用户定制的 MMI 和键盘/LCD

内嵌强大的 TCP/IP 协议栈

基于成熟可靠的技术平台, 我们的无线通讯模块的技术支持将 为您提供从产品定义到设计和生产的全程服务

基本特点:

三频GSM/GPRS 900/ 1800/ 1900 MH

或四频 850/900/1800/1900MHz*

GPRS (class 10) 标准

GPRS (class B)

满足GSM (2/2+) 标准

- Class 4 (2W@850/900MHz)

- Class 1 (1 W @ 1800/1900MHz)

尺寸: 40 mm x 33 mm x 2.85mm

重量: 8g

通过AT命令控制 (GSM07.07, 07.05 和增强AT命令)

SIM应用工具包

支持电压范围 3.4...4.5V

低功耗

正常操作温度:

-20 ° C to +55 ° C


限制操作温度:

-25 ° C to -20 ° C和 +55 ° C to +70 ° C


存储温度:

-40 ° C to +80 ° C


原理图设计如下



- 1、电源设计，因为 GPRS 或 GSM 发射时需要很大的电流，在设计上应当最大能提供到 1.2A，在设计中我们用外部 5V 输入的电压经两个二个 1N4007 进行降压，使得 VDDGPRS 在 3.8-4.5 之间，可以更换一个二极管为节电压较低的管子，比如说 1N5820. $5V - 0.7V * 2 = 3.6V$ ，所以建议更改其中一个 1N4007 为 1N5280，即 $5V - 0.7V - 0.2V = 4.1V$
- 2、LED 指示：当 GSM 模块工作正常（不一定连接成功），这时 LED 灯不断闪烁
- 3、PWRKEY 是模块的启动使能端，SIM300 启动时需要满足以下波形




PRKEY 引脚在内部上拉至 VDDBAT 引脚，所以设计时 Q2 的集电极不再上拉至高电平。我们通过 GPRS_PWDN 来控制 PWRKEY 引脚满足以上时序，以便启动模块



以上时序是关闭模块的时序

4、SIM 的连接，如下图所示



- 5、TXD1 和 RXD1 连接到 GPRS 的串口上，CTS1 和 RTS1 可以在使用 GPRS 上网时选用，也可以不选用。
- 6、为了和 CPU 使用同一个 MIC 和喇叭，GSM 的音频输入和输出需接到 WM9713 芯片，以便 WM9713 片内混间
- 7、AT 指令集请参考相关文档。


3.15 摄像头电路设计

本摄像头模块的设计兼容 OV9650 和 OV3640 两个摄像头模块，因为两者的 IO 电压不一样，所以在设计中加多了电平转换 IC ADG3308，同时又采用了串接排阻来不使用 ADG3308

OV 公司的摄像头模块，需要采用 SCCB 总线去配置，也就是 IIC 总线，我们在设计中把 SCCB 总线接在 CPU 的 IIC 总线通道 0 上。


OV 系列的摄像头芯片需要三路电压: 1、核心电压 2、模拟电压 3、IO 电压 我们可以参考数据手册，来选择合适的 LDO 来给模块供电。

原理图参考设计如下




Extend Camera Socket


开发板接口



使用OV9650时焊接四个排阻，不焊接ADG3308RUZ




电平转换或者不转接，根据芯片型号选择



使用OV9650时，更改XC6219B252MR为XC6219B182MR

本设计兼容OV9650和OV3640的设计
请参考相关手册选择LDO的电压值，
并决定是否使用电压转换IC，ADG
3308RUZ，如不使用，请使用排阻
连通信号，若使用，不用焊接排阻

电压提供部分(3 路)



摄像头模块接口(FPC24)


在设计上需要注意的地方：

- 1、电压一定要在手册规定的范围之内，否则可能烧坏芯片
- 2、电平一定要匹配，否则容易误码，IIC 读写不成功
- 3、PWDN 引脚是低电平时使能，高电平是关闭模块供电
- 4、注意 RESET 引脚的正常电平状态，否则 IIC 配置不成功
- 5、由于 CPU 是 8 位的 CAMERA 总线，我们需要把 8 位总线接至 OV 芯片的高 8 位，最低两位可以接 GND 或不接。


第四章 核心板 PCB 分析

4.1 核心板 PCB 常规线宽线距

- 1、常规信号线线间距 4mil
- 2、TOP 层 BGA 外围第一排线宽 5mil



- 3、BGA 内部线宽 4mil



- 4、电源和 GND 最小线宽 10mil，最大 20mil

建议线宽线距最好不要出现 4mil 以下的，以方便制板

4.2 过孔大小及盲埋孔分布

本板在设计通板采用盲埋孔，没有通孔，其中 1-2 层为盲孔，孔参数为 10/4
2-7 层为埋孔，孔参数为 16/8，7-8 层为盲孔，孔参数为 10/4

在本板设计中，孔能打在焊盘上的尽量打在焊盘上。因为采用盲埋孔设计，而且孔径较小，不存在在 SMD 时漏锡现象。

4.3 DDR 布线要求及规范

● 电源和 GND 的走线规则

一、地层必须紧挨信号层，以提供良好的返回路径。

二、地层必须无割裂现象。

三、接地管脚的处理：

a) 过孔必须尽量靠近管脚；

b) 旁路电容的接地管脚尽量靠近 CPU 相应接地管脚；

c) 将靠近的接地管脚用走线连接在一起。

四、电源管脚的处理：

a) 旁路电容的电源管脚尽量靠近 CPU 相应电源管脚；

b) 过孔必须尽量靠近管脚。

在 PCB 面积允许的条件下，尽可能多的放置旁路电容。

● 数据信号走线规则

数据信号包括 DQ, DQM, DQS 信号，共分了四个组。

同一小组的信号的长度匹配必须在 1.5mm（约 60mil）以内，并且尽量在一个信号层内走线，如果同一组的信号在不同的信号层内走线，必须进行 PCB 的层的阻抗匹配。

数据信号	MASK 信号	CLOCK
DQ[7:0]	DQM0	DQS0
DQ[15:8]	DQM1	DQS1
DQ[16:23]	DQM2	DQS2
DQ[24:32]	DQM3	DQS3

● 地址控制信号走线规则

地址控制信号包括 CSn, CKE, ADDR[13:0], BA[1:0], RASn, CASn, WEn, 和 AP，长度匹配必须在 1.5mm 以内。

● 时钟信号 SCLKn 和 SCLK 走线规则

时钟信号 SCLK 和 SCLKn 必须按差分走线方式，时钟信号的长度要比数据信号和地址控制信号都要长。长度关系是：

数据信号 < 地址控制信号 < 时钟信号

以上三组信号的组间长度差控制在 10mm（390mil）以内。

对于 DDR 部分的阻抗最好控制在 50-60 欧姆之内

4.4 USB 差分走线规则

- 1、 时钟和差分信号线应该尽量短。
- 2、 高速走线尽量不要有过孔，并且要用 45 度或圆形的拐角。
- 3、 不要在晶体，晶振，电感，磁珠以及集成电路下面走线。
- 4、 信号线要保证在完整的电源和地平面上。
- 5、 时钟信号与其它走线之间的距离要保持在 50mil 以上。
- 6、 关于信号线的宽度和间距见图 1。
- 7、 差分信号线的长度差应该控制在 150mil 以内。




图 1 USB 走线宽度以及间距


4.5 核心板迭层结构


Layer Stackup			Thickness (Mil)	Oz
Silk Top				
Solder Top				
ART01			1.9	0.5
	RCC		2.6	
ART02			0.7	0.5
	FR4		4.5	
GND03			0.7	0.5
	CORE		4	
ART04			0.7	0.5
	FR4		9	
ART05			0.7	0.5
	CORE		4	
GND06			0.7	0.5
	FR4		4.5	
ART07			0.7	0.5
	RCC		2.6	
ART08			1.9	0.5
Solder Bot				
Silk Bot				


4.6 核心板阻抗控制


BOARD NAME: CORE6410		LAYERS: 8	BOARD THICKNESS: 1.0mm +/- 10%
UNITS: MILS		OPEN WINDOWS:	SPELL MODE:
SOLDER MASK IPC SM-840 (COLOR GREEN)			
SILKSCREEN COLOR: WHITE			
DIELECTRIC MATERIAL: FR-4			
Er@1GHz: 4.2 ~ 4.5			
PLATED TECHNIQS: [4]	1. HASL (Sn/Pb)		
	2. HASL (Pb-Free)		
	3. GOLDEN FINGER, OTHERS SPRAYED WITH TIN SOLDER (Pb-Free)		
	4. ENIG		
	5. OTHERS (ImAg/ImSn/OSP)		
SINGLE IMPEDANCE [Zo]	50 +/- 10% Ohm with 5mil trace width for layer 1&8		
	50 +/- 10% Ohm with 4mil trace width for layer 2&4&5		
DIFF. IMPEDANCE [Zo]	100 +/- 10% Ohm with 5.1/8/5.1 for layer 1		
	100 +/- 10% Ohm with 4.1/8/4.1 for layer 2&5		
SHORT NET NO.	SHORT NET POSITION		
[0]			
DESIGN BY: EDA00C	QA: 002	E-MAIL: NIDA@PCBDOC.COM	TEL: 0755-88852189

4.6 PCB 图走线层显示











电源分割







元器件分布



第五章 工具软件及驱动的安装使用说明


5.1 DNW0.6C 的使用说明

1、串口选择及波特率的配置




根据自己电脑的串口号来选择，
配置波特率为 115200


选择自己PC
上的串口



至此，我们可以使用 DNW 做为一般的串口调软件来使用了




要清除串口输出信息





5.2 USB 驱动的安装

如果要使用到 USB 下载的话，需要安装 USB 的驱动，三星提供了 USB 的驱动，详见 USB driver 目录下相关文件


 secusb2.inf	2 KB	安装信息	2009-4-17 8:31
 secusb2.sys	11 KB	系统文件	2009-4-17 8:31
 wceusbsh.inf	63 KB	安装信息	2009-4-17 8:31
 wceusbsh.sys	28 KB	系统文件	2009-4-17 8:31



当使用 USB 下载时，第一次需要安装 USB 驱动







选定从指定
地点安装








打开，然后点击确定按钮



这时候在设备管理里可以看到我们的 USB 设备



5.3 DNW0.6C 中 USB 下载的使用

经过 5.2 章节的 USB 驱动安装后，我们可以在 DNW 中发现如下特征



